

BÁO CÁO ĐỒ ÁN MÔN HỌC
THỰC HÀNH THIẾT KẾ VI MẠCH ĐIỆN TỬ
HK3 - NĂM HỌC: 2026-2027

TÊN ĐỒ ÁN:

THIẾT KẾ MẠCH SRAM 4x4

LỚP: 23DTV_CLC3

GVHD: CN. Nguyễn Mai Minh Kha

STT	Họ tên thành viên	MSSV
1	Bùi Anh Phúc	23207094
2	Lý Anh Thư	23207114
3	Mai Lý Khải Triều	23207136

BẢNG THỐNG KÊ CẬP NHẬT TÀI LIỆU KỸ THUẬT

SỐ LẦN CẬP NHẬT TÀI LIỆU KỸ THUẬT					
Phiên bản	Mô tả	Thành viên	Ngày	Xác nhận (Trưởng nhóm)	Ngày xác nhận
1.0	Tạo/Cập nhật tài liệu lần 1	L. A. Thư	27/07/26	M. L. K. Triều	27/07/26
2.0	Cập nhật tài liệu lần 2	M. L. K. Triều	30/07/26	M. L. K. Triều	30/07/26
3.0	Cập nhật tài liệu lần 3	M. L. K. Triều	01/08/26	M. L. K. Triều	01/08/26
4.0	Cập nhật tài liệu lần 4	L. A. Thư	05/08/26	M. L. K. Triều	05/08/26
5.0	Cập nhật tài liệu lần 5	B. A. Phúc	07/08/26	M. L. K. Triều	07/08/26
Thiết kế vi mạch điện tử – 23DTV_CLC3					

MỤC LỤC

LỜI CẢM ƠN	4
DANH MỤC BẢNG	5
I. GIỚI THIỆU	7
1.1. Cấu trúc của một ô nhớ SRAM (6T)	7
1.2. Nguyên lý hoạt động	7
1.2.1 Trạng thái giữ dữ liệu	7
1.2.2 Trạng thái đọc	7
1.2.3 Trạng thái ghi	8
II. QUY TRÌNH THIẾT KẾ	8
2.1. Design Specification	8
2.2. Schematic	9
2.3. Waveform	17
2.4. Layout	22
2.5. Verification - DRC/LVS	25
2.5.1. DRC	25
2.5.2. LVS	26
III. KẾT LUẬN	28
IV. TÀI LIỆU THAM KHẢO	28

LỜI CẢM ƠN

Lời đầu tiên, nhóm chúng em xin gửi lời cảm ơn chân thành đến thầy cô Khoa Điện tử - Viễn thông đã tạo điều kiện thuận lợi và môi trường học tập tốt nhất để chúng em tiếp cận với học phần Thực hành Thiết kế vi mạch điện tử.

Đặc biệt, chúng em xin bày tỏ lòng biết ơn sâu sắc đến thầy Nguyễn Mai Minh Kha đã truyền dạy cho chúng em nền tảng kiến thức lý thuyết vững vàng về Thực hành Thiết kế vi mạch điện tử. Những chỉ dẫn thực tiễn của thầy đã giúp chúng em hình thành tư duy về quy trình, thực hiện thiết kế vi mạch điện tử và hoàn thiện đồ án.

Mặc dù đã cố gắng nỗ lực nghiên cứu và hoàn thiện dự án bằng tất cả tinh thần học hỏi, song do kiến thức và kinh nghiệm thực tiễn còn hạn chế, báo cáo đồ án khởi nghiệp của nhóm không thể tránh khỏi những thiếu sót nhất định. Chúng em rất mong nhận được những nhận xét, đóng góp ý kiến từ thầy để ý tưởng và dự án của nhóm được hoàn thiện hơn.

Chúng em xin chân thành cảm ơn!

Thành phố Hồ Chí Minh, ngày 31 tháng 07 năm 2026

DANH MỤC BẢNG

Bảng 2.1.1. Cấu trúc thiết kế	8
Bảng 2.1.2. Giao diện chân tín hiệu.....	8
Bảng 2.3.1. Phân tích sóng mạch testbench SRAM 6T bitcell	17
Bảng 2.3.2. Phân tích sóng mạch testbench Precharge Circuit.....	18
Bảng 2.3.3. Phân tích sóng mạch testbench Write Driver	19
Bảng 2.3.4. Phân tích dạng sóng mạch testbench Sense Amplifier.....	20
Bảng 2.3.5. Phân tích dạng sóng testbench mạch SRAM 4x4.....	21
Bảng 2.3.6. Chế độ đọc/ghi trong SRAM Testbench	21

DANH MỤC HÌNH

Hình 2.2.1. Schematic mạch SRAM 6T bitcell	9
Hình 2.2.2. Schematic mạch Precharge Circuit	9
Hình 2.2.3. Schematic mạch Write Driver	10
Hình 2.2.4. Schematic mạch Sense Amplifier	11
Hình 2.2.5. Symbol mạch SRAM 6T bitcell	11
Hình 2.2.6. Symbol mạch Precharge Circuit	12
Hình 2.2.7. Symbol mạch Write Driver	12
Hình 2.2.8. Symbol mạch Sense Amplifier	12
Hình 2.2.9. Schematic mạch testbench SRAM 6T.....	13
Hình 2.2.10. Schematic mạch testbench Precharge	13
Hình 2.2.11. Schematic mạch testbench Write Driver	14
Hình 2.2.12. Schematic mạch testbench Sense Amplifier	14
Hình 2.2.13. Schematic 1 cột SRAM 4 ô nhớ sử dụng mạch ngoại vi.....	15
Hình 2.2.14. Symbol của mạch SRAM 4 bit	15
Hình 2.2.15. Mạch testbench của SRAM 4x4	16
Hình 2.3.1. Dạng sóng mạch testbench SRAM 6T bitcell.....	17
Hình 2.3.2. Dạng sóng mạch testbench Precharge Circuit.....	18
Hình 2.3.3. Dạng sóng mạch testbench Write Driver.....	18
Hình 2.3.4. Dạng sóng mạch testbench Sense Amplifier	19
Hình 2.3.5. Dạng sóng testbench mạch SRAM 4x4.....	20
Hình 2.5.1.1. Kết quả DRC mạch SRAM 6T bitcell.....	25
Hình 2.5.1.2. Kết quả DRC mạch Precharge Circuit.....	25
Hình 2.5.1.3. Kết quả DRC mạch Write Driver.....	25
Hình 2.5.1.4. Kết quả DRC mạch Sense Amplifier	26
Hình 2.5.2.1. Kết quả LVS Mạch SRAM 6T bitcell	26
Hình 2.5.2.2. Kết quả LVS Precharge Circuit	27
Hình 2.5.2.3. Kết quả LVS mạch Write Driver	27
Hình 2.5.2.4. Kết quả LVS Sense Amplifier	27

I. GIỚI THIỆU

Bộ nhớ SRAM (Static Random Access Memory) đóng vai trò rất quan trọng trong các hệ thống mạch tích hợp hiện đại nhờ tốc độ truy xuất cực kỳ nhanh và khả năng lưu trữ trạng thái mà không cần cơ chế làm mới như DRAM (Dynamic Random Access Memory).

Một hệ thống bộ nhớ SRAM 4x4 hoàn chỉnh không chỉ bao gồm ma trận ô nhớ 6T (bao gồm 6 transistor) mà còn cần tích hợp các mạch ngoại vi như: mạch tiền nạp (precharge circuit), mạch điều khiển ghi (write driver), và bộ khuếch đại cảm nhận (sense amplifier).

1.1. Cấu trúc của một ô nhớ SRAM (6T)

Một ô nhớ SRAM sử dụng cấu trúc 6 transistor (6T) để lưu trữ một bit dữ liệu. Cấu trúc cơ bản của một ô nhớ 6T SRAM bao gồm các thành phần chính như sau:

- Phần tử lưu trữ lưỡng ổn định: Gồm hai bộ cổng đảo CMOS (CMOS inverters) được đấu chéo nối tiếp với nhau tạo thành một vòng phản hồi dương. Vòng phản hồi này tự duy trì và có hai trạng thái ổn định tương ứng mức logic 0 và 1. Hai cổng đảo này cấu tạo từ 4 transistors : 2 transistors PMOS kéo lên và 2 transistor NMOS kéo xuống.
- Phần tử truy cập: Gồm 2 NMOS kết nối các nút lưu trữ nội bộ của cell với 2 đường bitline tương ứng BIT và BIT_B.
- Đường dây điều khiển và dữ liệu:
 - Wordline (WL): Đường ngang kết nối với cực cổng của hai transistor truy cập nhằm kích hoạt ô nhớ khi thực hiện thao tác đọc ghi.
 - Bitlines (BIT và BIT_B): Các đường dọc dùng để truyền tín hiệu dữ liệu vì sai trong việc đọc và ghi.

1.2. Nguyên lý hoạt động

1.2.1 Trạng thái giữ dữ liệu

- Đường Wordline được giữ ở mức thấp ($WL = 0$)
- Hai transistor truy cập ở trạng thái OFF, hoàn toàn cách ly vòng phản hồi lưỡng ổn định bên trong ô nhớ khỏi các đường bitline.
- Mức logic đã lưu (hoặc 1 hoặc 0) được duy trì ổn định nhờ cơ chế phản hồi dương của hai bộ nghịch lưu chéo, miễn là hệ thống tiếp tục được cấp nguồn điện.

1.2.2 Trạng thái đọc

Quá trình đọc dữ liệu là một hoạt động analog sử dụng tín hiệu vi sai:

- Nạp trước bitline (Precharge): Trước khi đọc, cả hai đường và đều được mạch nạp trước sạc lên mức điện áp nguồn (mức logic 1), sau đó để nổi.
- Kích hoạt Wordline: Đường được kích hoạt lên mức cao, bật hai transistor truy cập

- Tạo độ lệch điện áp: Nút lưu trữ nội bộ đang giữ mức logic 0 sẽ kéo đường bitline tương ứng với nó xuống mức đất thông qua transistor truy cập và transistor pull-down của nút đó. Trong khi đó, nút lưu trữ đang giữ mức logic 1 giữ cho bitline còn lại ở mức cao. Do điện dung đường bitline rất lớn nên quá trình xả diễn ra tương đối chậm.
- Khuếch đại tín hiệu (Sensing): Thay vì chờ bitline xả hoàn toàn, bộ khuếch đại cảm biến (Sense Amplifier) ở cuối cặp bitline sẽ phát hiện nhanh sự chênh lệch điện áp cực nhỏ và để chuyển đổi và khuếch đại nó thành tín hiệu số logic chuẩn đầu ra, giúp giảm đáng kể độ trễ đọc dữ liệu.

1.2.3 Trạng thái ghi

- Để ghi dữ liệu mới vào ô nhớ, mạch điều khiển ghi thực hiện ép trực tiếp trạng thái logic:
 - Đưa dữ liệu lên bitline: Bộ điều khiển ghi (Write Driver) sẽ chủ động kéo một đường bitline về mức và giữ đường bitline còn lại ở mức cao tùy thuộc vào dữ liệu cần ghi.
 - Kích hoạt Wordline: Đường được kích hoạt lên mức cao, mở hai transistor truy cập.

II. QUY TRÌNH THIẾT KẾ

2.1. Design Specification

Tên mạch	Nội dung
SRAM 6T Bitcell	Lỗi bộ nhớ gồm 16 ô nhớ SRAM 6T (6 Transistors) cơ bản, được sắp xếp thành mảng 4x4
Precharge Circuit	Nạp trước và cân bằng điện áp trên các cặp BIT/BIT_B lên mức VDD trước khi WL được kích hoạt.
Write Driver	Kéo mạnh điện áp của BIT hoặc BIT_B xuống GND tùy vào giá trị bit vào (D) khi chân W_EN tích cực để ép cell nhớ lật trạng thái.
Sense Amplifier	Đọc và khuếch đại sự chênh lệch điện áp rất nhỏ giữa BIT và BIT_B trong chu kỳ đọc, sau đó xuất ra tín hiệu ở mức logic chuẩn.


Bảng 2.1.1. Cấu trúc thiết kế

Tên chân	Kí hiệu
Power	VDD
Ground	GND
World Lines	WL0, WL1, WL2, WL3
Bit Lines	BIT0, BIT1, BIT2, BIT3 BIT_B0, BIT_B1, BIT_B2, BIT_B3
Data Input	D0, D1, D2, D3
Read Output	SE_OUT0, SE_OUT1, SE_OUT2, SE_OUT3
Write Enable	W_EN
Sense Amp Enable	SE
Precharge Enable	PRE_B

Bảng 2.1.2. Giao diện chân tín hiệu


2.2. Schematic

Ô nhớ (bitcell) SRAM 6T là phần tử lưu trữ cơ bản của mảng bộ nhớ. Nó bao gồm hai bộ đảo CMOS ghép chéo (gồm 2 PMOS Pull-up và 2 NMOS Pull-down) và hai transistor NMOS truy cập được điều khiển bởi đường wordline, như được thể hiện trong Hình 2.2.1




Hình 2.2.1. Schematic mạch SRAM 6T bitcell

Mạch nạp trước (precharge circuit) trong Hình 2.2.2 được sử dụng để khởi tạo cả hai đường bit (bitline) lên mức điện áp VDD trước mỗi thao tác đọc và ghi. Ngoài ra, một transistor cân bằng được đưa vào để làm giảm mức điện áp vi sai ban đầu giữa cặp đường bit.



Hình 2.2.2. Schematic mạch Precharge Circuit


Mạch điều khiển ghi (write driver) trong Hình 2.2.3 áp các giá trị bù nhau lên cặp đường bit trong quá trình thao tác ghi. Nó chỉ được kích hoạt trong giai đoạn ghi và được sử dụng để ghi đè lên dữ liệu đã lưu trữ trong ô nhớ SRAM được chọn.




Hình 2.2.3. Schematic mạch Write Driver

Bộ khuếch đại cảm nhận (sense amplifier) được đặt ở phía dưới của cặp đường bit và được sử dụng để khuếch đại mức điện áp vi sai nhỏ hình thành trong quá trình đọc thành các tín hiệu ngõ ra logic biên độ đầy đủ. Một bộ khuếch đại cảm nhận kiểu chốt được áp dụng trong thiết kế này, như được thể hiện trong Hình 2.2.4.


Ngoài ra, một tầng cổng truyền được thêm vào ở phía ngõ ra để đảm bảo rằng giá trị đọc được chỉ được truyền tới ngõ ra khi tín hiệu cho phép cảm nhận (sense-enable signal hay SE) được kích hoạt. Vì bộ khuếch đại cảm nhận trong thiết kế này được kích hoạt bởi tín hiệu SE tích cực mức thấp (active-low), cổng truyền giúp cách ly ngõ ra khỏi các biến đổi trên đường bit trước khi đọc, đồng thời đảm bảo rằng ngõ ra chỉ được cập nhật trong khoảng thời gian cảm nhận hợp lệ.




Hình 2.2.4. Schematic mạch Sense Amplifier




Hình 2.2.5. Symbol mạch SRAM 6T bitcell




Hình 2.2.6. Symbol mạch Precharge Circuit




Hình 2.2.7. Symbol mạch Write Driver




Hình 2.2.8. Symbol mạch Sense Amplifier




Hình 2.2.9. Schematic mạch testbench SRAM 6T



Hình 2.2.10. Schematic mạch testbench Precharge




Hình 2.2.11. Schematic mạch testbench Write Driver




Hình 2.2.12. Schematic mạch testbench Sense Amplifier

Mỗi cột SRAM bao gồm 4 ô nhớ (bitcell) SRAM 6T dùng chung một cặp đường bit (bitline), cùng với mạch nạp trước (precharge circuit), mạch điều khiển ghi (write driver) và bộ khuếch đại cảm nhận (sense amplifier) tương ứng. Thiết kế phân cấp này trong Hình 2.2.5 cho phép một cột đóng vai trò như một khối xây dựng cơ bản (building block) có thể tái sử dụng cho toàn bộ mảng SRAM.




Hình 2.2.13. Schematic 1 cột SRAM 4 ô nhớ sử dụng mạch ngoại vi


Toàn bộ bank SRAM được thực hiện dưới dạng một mảng 4 hàng $\times$ 4 cột, trong đó mỗi hàng tương ứng với một word 4-bit. Một thao tác đọc hoặc ghi đơn lẻ sẽ truy cập một hàng được chọn thông qua đường wordline tương ứng, trong khi 4 cột hoạt động song song để xử lý từ 4-bit.



Hình 2.2.14. Symbol của mạch SRAM 4 bit



Hình 1.2.10. Schematic mạch SRAM 4x4 sử dụng các mạch phụ



Hình 2.2.15. Mạch testbench của SRAM 4x4

2.3. Waveform




Hình 2.3.1. Dạng sóng mạch testbench SRAM 6T bitcell

Từ hình 3.1, ta có bảng phân tích sóng như sau:

Khoảng thời gian (ns)	v(/WL) (Xanh lá)	v(/BIT_B) (Đỏ)	v(/BIT) (Tím)
0 - 2.5	1	1	1
2.5 - 5	1	1	0
5 - 7.5	1	0	1
7.5 - 10	1	0	0
10 - 12.5	0	1	1
12.5 - 15	0	1	0
15 - 17.5	0	0	1
17.5 - 20	0	0	0

Bảng 2.3.1. Phân tích sóng mạch testbench SRAM 6T bitcell




Hình 2.3.2. Dạng sóng mạch testbench Precharge Circuit

Từ hình 3.2, ta có bảng phân tích sóng:

Khoảng thời gian (ns)	Tín hiệu Xanh lam v(bit_b)	Tín hiệu Vàng v(bit)	Tín hiệu Xanh lá v(preb)
0 - 2.5	1	1	1
2.5 - 5	1	1	0
5 - 7.5	1	0	1
7.5 - 10	1	0	0
10 - 12.5	0	1	1
12.5 - 15	0	1	0
15 - 17.5	0	0	1
17.5 - 20	0	0	0

Bảng 2.3.2. Phân tích sóng mạch testbench Precharge Circuit




Hình 2.3.3. Dạng sóng mạch testbench Write Driver

Từ hình 3.3, ta có bảng phân tích sóng như sau:

Khoảng thời gian (ns)	[d] (Xanh lá)	[we] (Vàng)	[bit] (Xanh lam)	[bit_b] (Đỏ)
0 - 2.5	1	0	1	1
2.5 - 5	1	1	0	1
5 - 7.5	1	0	1	0
7.5 - 10	1	1	0	0
10 - 12.5	0	0	1	1
12.5 - 15	0	1	0	1
15 - 17.5	0	0	1	0
17.5 - 20	0	1	0	0

Bảng 2.3.3. Phân tích sóng mạch testbench Write Driver




Hình 2.3.4. Dạng sóng mạch testbench Sense Amplifier

Từ hình 3.4, ta có bảng phân tích mạch sóng sau:

Khoảng thời gian (ns)	v(/BIT) (Màu Đỏ)	v(/BIT_B) (Màu Tím)	v(/SE) (Màu Xanh lá)	Phân tích quá trình hoạt động
0 - 20	1 (1.2V)	1 (1.2V)	0 (0V)	Giai đoạn nạp trước (Precharge): Cả hai đường bit (BIT và BIT_B) đều được nạp sẵn lên mức điện áp cao (logic 1). Tín hiệu kích hoạt bộ cảm nhận SE (Sense Enable) đang ở mức tắt (logic 0).
20 - 40	1 (1.2V)	Sụt áp (Hướng về 0)	0 (0V)	Giai đoạn truy cập ô nhớ: Ô nhớ bắt đầu được truy cập. Do đang lưu trữ bit '1',

				mạch kéo xuống (pull-down) của ô nhớ xả dòng trên đường BIT_B, làm điện áp đường này sụt giảm nhẹ (vi sai). Đường BIT không bị xả nên vẫn giữ mức logic 1.
40 - 80	1 (1.2V)	Sụt áp (Vi sai)	1 (1.2V)	Giai đoạn cảm nhận (Sensing): Tín hiệu SE chuyển lên mức 1 để kích hoạt bộ khuếch đại cảm nhận (Sense Amplifier). Bộ khuếch đại sẽ đọc sự chênh lệch điện áp nhỏ giữa BIT và BIT_B để xuất ra kết quả logic đầy đủ.
80 - 100	1 (1.2V)	Sụt áp (Vi sai)	0 (0V)	Kết thúc chu kỳ đọc: Tín hiệu SE chuyển về mức 0 để tắt bộ khuếch đại, kết thúc việc đọc dữ liệu.

Bảng 2.3.4. Phân tích dạng sóng mạch testbench Sense Amplifier



Hình 2.3.5. Dạng sóng testbench mạch SRAM 4x4

Từ hình 3.5, ta có bảng phân tích sóng sau:

Thời gian	Chế độ	Tín hiệu	Mô tả
0 - 20	Ghi	- W_EN = 1 - WL0 = 1 - D[3:0] = 0101 (D3=0, D2=1, D1=0, D0=1) - SE = 0 (Tắt)	- Mạch bắt đầu ở chế độ Ghi. - Dữ liệu đầu vào được cấp là 0101. - Đường WL0 được kích hoạt mức cao, cho phép mở các transistor truy cập của hàng 0. - Mạch điều khiển ghi (Write Driver) sẽ ép giá trị 0101 vào 4 ô nhớ SRAM tương ứng trên hàng này. - Các ngõ ra SE_OUT duy trì trạng thái ngẫu nhiên ban đầu vì không có lệnh đọc.


20 - 40	Đọc	- W_EN = 0 - PRE_B có xung mức 0 ở đầu chu kỳ - WL0 = 1 - SE = 1 (Xung tại ~30ns)	- W_EN xuống 0 chuyển mạch sang chế độ Đọc. - Đầu chu kỳ (~18-22ns), PRE_B kéo xuống mức thấp để nạp trước đường bit. - Khi WL0 lên mức 1, dữ liệu từ ô nhớ bắt đầu xả ra đường bit. - Đến mốc ~30ns, tín hiệu SE kích hoạt mức 1, bật bộ khuếch đại cảm nhận. - Lúc này, ta thấy ngõ ra lập tức cập nhật: SE_OUT[3:0] = 0101. => Điều này chứng tỏ mạch đã đọc thành công dữ liệu vừa ghi ở chu kỳ trước.
40 - 60	Ghi	- W_EN = 1 - WL0 = 1 - D[3:0] = 0101	- Mạch quay lại chế độ Ghi. - Dữ liệu đầu vào tiếp tục được duy trì ở mức 0101 và được ghi đè/làm mới vào hàng 0.
60 - 80	Đọc	- W_EN = 0 - WL0 = 1 - SE = 1 (Xung tại ~70ns)	- Quá trình đọc lặp lại tương tự chu kỳ 20-40ns. - Bộ khuếch đại cảm nhận được kích hoạt và ngõ ra SE_OUT[3:0] tiếp tục ổn định ở mức 0101, xác nhận ô nhớ vẫn lưu trữ đúng dữ liệu.
80 - 100	Ghi	- W_EN = 1 - WL0 = 1 - D[3:0] = 0101	- Chu kỳ ghi thứ 3 diễn ra giống hệt với các chu kỳ 0-20ns và 40-60ns.

Bảng 2.3.5. Phân tích dạng sóng testbench mạch SRAM 4x4


Bước	Chế độ	WL được chọn	Dữ liệu
1	Ghi	WL0	0101
2	Đọc	WL0	0101
3	Ghi	WL1	0110
4	Đọc	WL0	0101
5	Ghi	WL2	0011
6	Đọc	WL1	0110
7	Ghi	WL3	1100
8	Đọc	WL2	0011
9	Ghi	WL0	1010
10	Đọc	WL3	1100

Bảng 2.3.6. Chế độ đọc/ghi trong SRAM Testbench


2.4. Layout




Hình 2.4.1. Layout mạch SRAM 6T bitcell




Hình 2.4.2. Layout mạch Precharge Circuit



Hình 2.4.3. Layout mạch Write Driver



Hình 2.4.4. Layout mạch Sense Amplifier




Hình 2.4.5. Layout mạch SRAM 4x4

2.5. Verification - DRC/LVS

2.5.1. DRC

Kết quả DRC hoàn toàn thành công. Dòng thông báo LAYOUT ERRORS RESULTS: CLEAN



```
/home/sv13/Desktop/THTKVMDT_K23/CLC3/CA2/BuiAnhPhuc_23207094_CLC3_Ca2/synopsys_custom/SRAM.icv.drc/SRAM.LAYOUT_ERRORS - Text Viewer - Custom Com
Library Manager  SRAM schematic  SRAM layout  Text Viewer
File Edit View Window Help
run_icv.sh  rules.drc.9m_saed90_icv.drc.rs  SRAM.drc.custom_compiler.rc  SRAM.RESULTS  SRAM.LAYOUT_ERRORS  stdout.drc.log

LAYOUT ERRORS RESULTS: CLEAN

#####

#####

#####

#####


#####

=====
library name:  TEAM3_LIB
structure name: SRAM
generated by:   IC Validator RHEL64 0-2018.12-SP2-9.5147677 2019/11/08
runset name:   /home/sv13/Desktop/THTKVMDT_K23/CLC3/CA2/BuiAnhPhuc_23207094_CLC3_Ca2/synopsys_custom/SRAM.icv.drc/rules.drc.9m_
saed90_icv.drc.rs
user name:     sv13
time started:  2026/08/03 03:04:12PM
time ended:    2026/08/03 03:04:16PM

Called as: icv -f openaccess -i TEAM3_LIB -c SRAM -oa_view layout -oa_lib_defs /home/sv13/Desktop/THTKVMDT_K23/CLC3/CA2/BuiAnhPhu
_23207094_CLC3_Ca2/lib_defs -rc /home/sv13/Desktop/THTKVMDT_K23/CLC3/CA2/BuiAnhPhuc_23207094_CLC3_Ca2/synopsys_custom/SRAM.icv.d
rc/SRAM.drc.custom_compiler.rc -oa_da5 -vue /home/sv13/Desktop/THTKVMDT_K23/CLC3/CA2/BuiAnhPhuc_23207094_CLC3_Ca2/synopsys_custom
/SRAM.icv.drc/rules.drc.9m_saed90_icv.drc.rs
```


Hình 2.5.1.1. Kết quả DRC mạch SRAM 6T bitcell

Thông báo CLEAN cho thấy bản vẽ layout đã vượt qua khâu kiểm tra và không ghi nhận bất kỳ vi phạm nào về luật thiết kế vật lý.




Hình 2.5.1.2. Kết quả DRC mạch Precharge Circuit

Kết quả DRC hoàn toàn thành công. Dòng thông báo LAYOUT ERRORS RESULTS: CLEAN



Hình 2.5.1.3. Kết quả DRC mạch Write Driver


Thông báo CLEAN cho thấy bản vẽ layout đã vượt qua khâu kiểm tra và không ghi nhận bất kỳ vi phạm nào về luật thiết kế vật lý.



Hình 2.5.1.4. Kết quả DRC mạch Sense Amplifier


2.5.2. LVS

Kết quả hiển thị TOP BLOCK COMPARE RESULTS: PASS [SRAM, SRAM]




Hình 2.5.2.1. Kết quả LVS Mạch SRAM 6T bitcell

Dòng thông báo TOP BLOCK COMPARE RESULTS: PASS [precharge_circuit, precharge_circuit] xuất hiện:




Hình 2.5.2.2. Kết quả LVS Precharge Circuit

Kết quả hiển thị TOP BLOCK COMPARE RESULTS: PASS [Write_circuit, Write_circuit]



Hình 2.5.2.3. Kết quả LVS mạch Write Driver

Hệ thống báo cáo có 1 vi phạm trong quá trình trích xuất: Chứng tỏ mạch đang chập (short) hai tín hiệu độc lập lại với nhau.



Hình 2.5.2.4. Kết quả LVS Sense Amplifier

III. KẾT LUẬN

Về mặt thiết kế mạch nguyên lý (Schematic): Mảng bộ nhớ vận hành đồng bộ nhờ sự phối hợp chính xác của các mạch ngoại vi: mạch tiền nạp giúp cân bằng trạng thái đường bit, mạch điều khiển ghi thực hiện ép lật trạng thái ô nhớ, và bộ khuếch đại cảm nhận sử dụng cấu trúc chốt kết hợp cổng truyền để đọc và khuếch đại tín hiệu vi sai một cách an toàn.

Về mức độ hoàn thiện của thiết kế vật lý (Layout): Các khối cơ sở bao gồm ô nhớ, mạch tiền nạp và mạch điều khiển ghi đã được tối ưu hóa không gian bố trí và hoàn toàn tuân thủ các quy định của công nghệ chế tạo.

Về DRC và LVS: Việc vượt qua khâu kiểm tra DRC (đạt trạng thái Clean) khẳng định thiết kế không tồn tại bất kỳ vi phạm nào về khoảng cách hay kích thước hình học.

Mạch tiền nạp, lỗi ô nhớ, mạch điều khiển ghi đã đạt được sự trùng khớp tuyệt đối giữa bản vẽ vật lý và sơ đồ nguyên lý (Pass LVS). Tuy nhiên, tại bộ khuếch đại cảm nhận, hệ thống đã ghi nhận lỗi vi phạm LVS do hiện tượng ngắn mạch

Hướng phát triển: Khi SRAM 4x4 này đạt chuẩn DRC và LVS, toàn bộ hệ thống SRAM 4x4 chuyển sang thực hiện cho các bước mô phỏng hậu layout (Post-Layout Simulation) để đánh giá hiệu năng thực tế.

IV. TÀI LIỆU THAM KHẢO

[1] L. Đ. Hùng, Giáo trình Thiết kế vi mạch điện tử, Trường Đại học Khoa học Tự nhiên, ĐHQG TP. Hồ Chí Minh

[2] wILLIEWILLYWILLIe, "ECE391_Lab3.pdf," GitHub. [Online]:
https://github.com/wILLIEWILLYWILLIe/4x4-SRAMArrayDesign/blob/main/Lab3/ECE391_Lab3.pdf. [Ngày truy cập: 05/082026].

[3] V. Suroshi, "Memory-Design-And-Testing," GitHub. [Online]:
<https://github.com/VardhanSuroshi/MemoryDesign-And-Testing>. [Ngày truy cập: 05/082026].

[4] G. Torrens, B. Alorda, C. Carmona, D. Malagón-PeriÁñez, J. Segura and S. Bota, "A 65-nm Reliable 6T CMOS SRAM Cell with Minimum Size Transistors," in IEEE Transactions on Emerging Topics in Computing, vol. 7, no. 3, pp. 447-455, 1 July-Sept. 2019, doi: 10.1109/TETC.2017.2721932.

[5] London, Justin. "Design and Simulation of 6T SRAM Array." ArXiv abs/2508.09419 (2025): n. pag.